El pasado 21 de diciembre de 2022 tuvo lugar el evento final de la comunidad DRAC en el Campus Nord de la Universitat Politècnica de Catalunya (UPC) en Barcelona. Este evento fue organizado por el coordinador de DRAC, el Barcelona Supercomputing Center (BSC) y contó con la participación de más de 100 asistentes. El evento estuvo estructurado en dos partes, una primera con presentaciones sobre el proyecto y una segunda sobre la visión global del sector. También se contó con un espacio físico para la exposición de pósters en el que participaron más de 15 expositores que tuvieron la oportunidad de presentar su trabajo durante los dos descansos de las charlas.
La primera parte del evento tuvo como objetivo presentar los resultados obtenidos por los socios del proyecto DRAC, incluyendo el BSC, la Universitat Autònoma de Barcelona (UAB), la Universitat de Barcelona (UB), la UPC y la Universitat Rovira i Virgili (URV). Para ello se contó con la participación del profesor Miquel Moretó (UPC/BSC), coordinador del proyecto DRAC, quien introdujo el proyecto y sus objetivos. A continuación, el investigador César Hernandez (BSC) presentó las características de Lagarto Ka, el procesador fuera de orden desarrollado en el primer paquete de trabajo. Ramón Canal junto con Juanjo Costa, ambos profesores de la UPC, presentaron los avances obtenidos en el campo de la virtualización, que junto a la presentación sobre seguridad del profesor Oriol Farràs de la URV actualizaron los avances del segundo paquete de trabajo. El profesor Santiago Marco-Sola (UAB) presentó las características del acelerador dedicado a alineación genómica correspondiente al tercer paquete de trabajo. Al acabar, el investigador Jordi Font (BSC/UPC) introdujo otro de los aceleradores desarrollados en el marco del proyecto, el acelerador de automoción. Finalmente, el profesor Manel López (UB) presentó los chips fabricados y mandados a fabricar y las IPs analógicas del quinto paquete de trabajo. Para acabar esta primera parte del evento se presentó una demostración del primer chip fabricado y testado del proyecto. Durante la demostración a cargo de Max Doblas (BSC) se realizaron algunas pruebas para que el público pudiera ver las características de su funcionamiento.
La segunda parte del evento se centró en la comunidad entorno a DRAC, en ella se presentaron algunos proyectos relacionados, así como presentaciones de carácter más global. Entre los ponentes de esta segunda parte se encuentra Carles Hernandez (UPV) presentando el proyecto europeo Selene, Alberto del Barrio (UCM) con su presentación sobre la mejora de Posits respecto a IEEE-754 en RISC-V, Ricardo Martinez (IMB-CNM) hablando sobre un array de sensores químicos concretamente basado en un SoC RISC-V para IoT, y Josep Lluís Berral (UPC) sobre el proyecto europeo Vitamin-V, que propone servicios y plataformas en la nube basados en RISC-V. También se contó con las presentaciones de Adrian Cristal y Osman Unsal (ambos del BSC) sobre los aceleradores vectoriales RISC-V de alto rendimiento y la de Jonh Davis (BSC) sobre la hoja de ruta de la UE para la computación de altas prestaciones basada en RISC-V. Esta segunda parte de la jornada continuó con una mesa redonda sobre el futuro de RISC-V en Europa en el ámbito de la educación, la investigación y la industria. En dicha mesa participaron Miquel Moretó (BSC/UPC), Carlos Hernandez (UPV), Lluis Teres (IMB-CNM) y Francesc Moll (UPC). Para acabar se unió Mateo Valero, director del BSC, compartiendo la estrategia que ha adoptado el BSC para seguir colaborando con la comunidad y abordar conjuntamente los retos futuros que se presentan a corto y largo plazo en el ámbito RISC-V.
