Recortes de prensa

Medio Fecha Enlace al recorte de prensa
IMB-CNM 26 de octubre de 2021 El hardware de código abierto diseñado en Barcelona ya cuenta con la segunda generación de procesadores RISC-V Lagarto
Metadata 18 de octubre de 2021 El BSC dissenya un xip de codi obert que triplica la velocitat del seu antecessor
CSIC 14 de octubre de 2021 El hardware de código abierto diseñado en Barcelona ya cuenta con la segunda generación de procesadores RISC-V Lagarto
Xataca 22 de junio de 2021 España lidera la creación del primer chip europeo de código abierto: así es eProcessor, un paso adelante para competir en hardware
Universidad de Zaragoza 01 de enero de 2021 Implementación de prebuscadores de cache para el procesador RISC-V DRAC
HIPICS 29 de junio de 2020 DRAC project presentation at the RISC-V & OpenPOWER Workshop
Generalitat de Catalunya 25 de mayo de 2020 El BSC coordina el projecte DRAC de l'estratègia RIS3CAT finançada pel FEDER
UAB 11 de mayo de 2020 Investigadores de la Escuela de Ingeniería participan en el proyecto DRAC
FIB 30 de abril 2020 The DRAC project is underway to manufacture a new chip and open source accelerators in Barcelona. It will be designed for safety applications, personalized medicine and autonomous driving and led by BSC.
UPC 15 de abril de 2020 Investigadors del DAC participen al projecte DRAC (Designing RISC-V-based Accelerators for next generation Computers)
ArchiiTecnologia 05 de abril de 2020 DRAC: se inicia el proyecto para el acelerador de código abierto
HPC Wire 30 de marzo de 2020 BSC-Led DRAC Project to Manufacture New Chip, Open Source Accelerators in Barcelona
BSC-CNS 30 de marzo de 2020 En marcha el proyecto DRAC para fabricar un nuevo chip y aceleradores de código abierto desde Barcelona
UB 13 de marzo de 2020 Projecte coordinat RIS3CAT 001-P-001723
La Vanguardia 11 de septiembre de 2020 Lagarto, un chip "made in Barcelona"
Hardware Sfera 30 de diciembre 2019 Lagarto, el procesador desarrollado íntegramente en Barcelona basado en RISC-V