Retalls de premsa

Mitjà Data Enllaç al retall de premsa
IMB-CNM 26/10/2021 El maquinari de codi obert dissenyat a Barcelona ja compta amb la segona generació de processadors RISC-V Lagarto
Metadata 18/10/2021 El BSC dissenya un xip de codi obert que triplica la velocitat del seu antecessor
CSIC 14/10/2021 El hardware de código abierto diseñado en Barcelona ya cuenta con la segunda generación de procesadores RISC-V Lagarto
Xataca 22/06/2021 España lidera la creación del primer chip europeo de código abierto: así es eProcessor, un paso adelante para competir en hardware
Universidad de Zaragoza 01/01/2021 Implementación de prebuscadores de cache para el procesador RISC-V DRAC
HIPICS 29/06/2020 DRAC project presentation at the RISC-V & OpenPOWER Workshop
Generalitat de Catalunya 25/05/2020 El BSC coordina el projecte DRAC de l'estratègia RIS3CAT finançada pel FEDER
UAB 11/05/2020 Investigadors de l'Escola d'Enginyeria participen al projecte DRAC
FIB 30/04/2020 The DRAC project is underway to manufacture a new chip and open source accelerators in Barcelona. It will be designed for safety applications, personalized medicine and autonomous driving and led by BSC.
UPC 15/04/2020 Investigadors del DAC participen al projecte DRAC (Designing RISC-V-based Accelerators for next generation Computers)
ArchiiTecnologia 05/04/2020 DRAC: se inicia el proyecto para el acelerador de código abierto
HPC Wire 30/03/2020 BSC-Led DRAC Project to Manufacture New Chip, Open Source Accelerators in Barcelona
BSC 30/03/2020 En marxa el projecte DRAC per fabricar un nou xip i acceleradors de codi obert des de Barcelona
UB 13/03/2020 Projecte coordinat RIS3CAT 001-P-001723
La Vanguardia 28/12/2019 Lagarto, un chip "made in Barcelona"
Hardware Sfera 30/12/2019 Lagarto, el procesador desarrollado íntegramente en Barcelona basado en RISC-V