Lliurables

ID TÍTOL ESTAT
E1.1 Document de el disseny inicial de l'processador i de les interfícies entre els diferents components (jerarquia de memòria, core i acceleradors) Descarregar
E1.2 Document final de el disseny del processador Descarregar
E2.1 Anàlisi dels esquemes criptogràfics post-quàntics Document intern
E2.2 Anàlisi dels esquemes criptogràfics post-quàntics. Extensions RISC-V per virtualització i acceleració dels esquemes post-quàntics Document intern
E2.3 Anàlisi atacs de canal lateral Document intern
E2.4 Anàlisi dels esquemes criptogràfics post-quàntics (segona versió). Extensions RISC-V per la virtualització i acceleració dels esquemes Document intern
E3.1 Informe sobre el rendiment de les aplicacions i pipelines d'anàlisi en sistemes de computació Descarregar
E3.2 Desenvolupament d'un simulador de l'arquitectura Descarregar
E3.3 Informe del rendiment de el disseny final i adaptació pipelines a noves arquitectures Descarregar
E4.1 Requisits de programari d'automoció Descarregar
E4.2 Especificació, disseny i implementació de l'accelerador d'automoció Document intern
E4.3 Implementació final i avaluació de el disseny final de l'accelerador d'automoció Document intern
E5.1 Informe sobre la tecnologia objectiu Descarregar
E5.2 Calendari revisable de previsió de runs Document intern
E5.3 Informe final de participació en cada run Descarregar
E5.4 Informe de el desenvolupament de la plataforma de test i la caracterització dels xips processadors Descarregar
E6.1 Pla de difusió Descarregar
E6.2 Pla d'explotació Document intern
E6.3 Primer informe de seguiment de difusió i explotació Descarregar
E6.4 Segon informe de seguiment de difusió i explotació Descarregar
E6.5 Tercer informe de seguiment de difusió i explotació Descarregar