Vés al contingut
Català
Castellano
English
Designing RISC-V-based Accelerators for next generation Computers
Menú
Inici
Sobre DRAC
Consorci
Socis
Col·laboradors
Advisory Board
Resultats
Publicacions
Lliurables
Media
Notícies
Esdeveniments
Branding
Retalls de premsa
Contacte
Notícies
30/01/2023
DRAC celebra la seva darrera reunió amb la comunitat RISC-V posant en valor els resultats obtinguts al projecte i les eines per abordar els reptes actuals i de futur.
01/12/2022
DRAC Final Event
25/11/2022
[Tech] Nous resultats sobre atacs i mesures defensives de canals laterals de memòria cau
06/10/2022
[Tech] Afegint suport hardware a la virtualització pel processador Sargantana
27/09/2022
[Tech] Desenvolupament d’una plataforma de test específica per Sargantana
28/07/2022
[Tech] Acceleració de l'alineament de seqüències amb l'algorisme Wavefront en plataformes GPU
13/07/2022
Cinquena Reunió General
07/06/2022
[Tech] Un model de seguretat per memòries cau amb protecció basada en l’aleatorització
25/04/2022
[Tech] Què hi ha dins del xip Sargantana?
11/04/2022
[Tech] Sargantana, la tercera generació dels processadors Lagarto, enviat a fabricar via Europractice
Paginació
Pàgina actual
1
Pàgina
2
Pàgina
3
Pàgina
4
Pàgina següent
››
Última pàgina
Last »
Inici
Sobre DRAC
Consorci
Socis
Col·laboradors
Advisory Board
Resultats
Publicacions
Lliurables
Media
Notícies
Esdeveniments
Branding
Retalls de premsa
Contacte