Notícies

[Tech] Bloc IP ADC Delta-Sigma de Capacitats Commutades d’Alta Resolució i Baix Consum per Edge Computing en Aplicacions IoT
[Tech]: Co-Disseny HW/SW Basat en HLS del Criptosistema Post-Quàntic Classic McEliece
[Tech] Lagarto Ka: El nucli d'alt rendiment per a DRAC
Apropem DRAC la indústria
[Tech] Ampliació del nucli de RISC-V amb les extensions de virtualització
Quarta reunió General Online
[Tech] Flux de disseny: síntesis lògica i síntesis física
[Tech] Accelerador FPGA de l'algorisme wavefront per a l'alineament de seqüencies genòmiques
[Tech] Nou PLL pel processador DVINO, un nou membre de la família Lagarto RISC-V
[Tech] DVINO, la segona generació dels processadors Lagarto, enviat a fabricar via Europractice