Notícies

[Tech] Flux de disseny: síntesis lògica i síntesis física
[Tech] Accelerador FPGA de l'algorisme wavefront per a l'alineament de seqüencies genòmiques
[Tech] Nou PLL pel processador DVINO, un nou membre de la família Lagarto RISC-V
[Tech] DVINO, la segona generació dels processadors Lagarto, enviat a fabricar via Europractice
2021 Workshop on Negative results, Opportunities, Perspectives, and Experiences
[Tech] Seguretat postquàntica al projecte DRAC
DRAC celebra la seva segona reunió general online
[Tech] Accelerador de baix consum per aplicacions de conducció autònoma basats en principis de càlcul aproximat
[Tech] L’integració, layout i fabricació de prototipus (tape-out) dels processadors DRAC, i el desenvolupament de les plataformes de test per a aquests processadors
[Tech] Acceleració de l'alineament de seqüències genòmiques usant l'algorisme Wavefront