Noticias

[Tech] Flujo de diseño: síntesis lógica y síntesis física
[Tech] Acelerador FPGA del algoritmo wavefront para el alineamiento de secuencias genómicas
[Tech] Nuevo PLL para el procesador DVINO, un nuevo miembro de la familia Lagarto RISC-V
[Tech] DVINO, la segunda generación de procesadores Lagarto, enviada a fabricar vía Europractice
2021 Workshop on Negative results, Opportunities, Perspectives, and Experiences
[Tech] Seguridad post-cuántica en el proyecto DRAC
DRAC celebra su segunda reunión general online
[Tech] Acelerador de bajo consumo para aplicaciones de conducción autónoma basado en principios de cálculo aproximado
[Tech] La integración, layout y fabricación de prototipos (tape-out) de los procesadores DRAC, y el desarrollo de las plataformas de test para los mismos
[Tech] Aceleración del alineamiento de secuencias genómicas usando el algoritmo Wavefront