Noticias

[Tech]: Co-Diseño HW/SW Basado en HLS del Criptosistema Post-Cuántico Classic McEliece
[Tech] Lagarto Ka: El núcleo de alto rendimiento para DRAC
[Tech] Ampliación del núcleo de RISC-V con las extensiones de virtualización
Tercera reunión General Online
[Tech] Flujo de diseño: síntesis lógica y síntesis física
[Tech] Acelerador FPGA del algoritmo wavefront para el alineamiento de secuencias genómicas
[Tech] Nuevo PLL para el procesador DVINO, un nuevo miembro de la familia Lagarto RISC-V
[Tech] DVINO, la segunda generación de procesadores Lagarto, enviada a fabricar vía Europractice
2021 Workshop on Negative results, Opportunities, Perspectives, and Experiences
[Tech] Seguridad post-cuántica en el proyecto DRAC