Un dels objectius del projecte DRAC és promoure l’adopció de la criptografia post-quàntica (PQC), mitjançant l’acceleració d’esquemes PQC i del seu desplegament en entorns RISC-V. La millora de l’eficiència dels esquemes PQC pot motivar els actors tecnològics a adoptar-ne el seu ús, i a produïr tecnologies més segures contra atacs amb ordinadors quàntics. Amb aquesta finalitat, les darreres investigacions en el projecte DRAC [1] proposen una acceleració que aplica co-disseny HW/SW i tècniques HLS a un important esquema post-quàntic, anomenat Classic McEliece (CM).
En els darrers anys, les tecnologies quàntiques s’han desenvolupat a un ritme accelerat. Tot i que la informàtica quàntica pot beneficiar moltes disciplines computacionals, aquesta representa una amenaça alarmant per a la infraestructura criptogràfica actual. Això es deu al fet que es podrien utilitzar algorismes quàntics coneguts per a trencar la seguretat dels criptosistemes de clau pública d'ús corrent i actual. Afortunadament, una ràpida adopció de la PQC ajudaria a previndre aquesta amenaça futura. Amb aquestes consideracions en ment, el 2017 l’Institut Nacional d’Estàndards i Tecnologia (de l'anglès, NIST) va llançar un concurs obert per triar els futurs estàndards PQC [2]. Aquest procés es troba actualment en la seva última ronda d’avaluació, i l’esquema CM és un dels set criptosistemes finalistes restants.
Classic McEliece és un esquema criptogràfic orientat a l’intercanvi segur de claus. Té la seguretat més robusta d'entre els candidats al procés del NIST, a més d’un xifratge i desxifratge ràpid, i textos xifrats molt petits. És especialment atractiu per a aplicacions com ara les VPN, on una mida gran de claus no esdevé un problema. Tot i això, pràcticament no existeixen estudis on s'avaluï el seu rendiment, especialment en plataformes heterogènies. La investigació del projecte DRAC cobreix aquesta mancança, accelerant l'esquema CM en plataformes consistents en CPU i FPGA.
L'acceleració hardware proposada afecta la part més pesada de cada algorisme de CM, segons un perfil de rendiment preliminar. Utilitza co-disseny HW/SW i codificació de síntesi d’alt nivell (de l'anglès, HLS). La HLS consisteix a generar maquinari a partir d'una descripció escrita en un llenguatge software, produïnt una millora de rendiment considerable a canvi d'un esforç de disseny menor que en implementacions RTL. S'ha utilitzat el codi C originalment lliurat al NIST, i s'ha aplicat la metodologia de co-disseny HW/SW per explotar el temps d'inactivitat dels recursos de maquinari, per desenrotllar i canalitzar bucles computacionalment intensius, per utilitzar particionament matricial en dades grans, i per paral·lelitzar els càlculs en diferents acceleradors. En aquest procés, s'ha balancejat acuradament la seguretat, l'acceleració i el hardware emprat. Els acceleradors obtinguts s’han desplegat a la plataforma Xilinx zcu 102, que comprèn un ARM Cortex-A53 de quatre nuclis, que funciona a 1.1 GHz, i un FPGA Zynq-Ultrascale+, connectant-hi DRAMs de 4 i 512 GB.
Els resultats d'acceleració obtinguts són significatius, i mostren una millora respecte a les implementacions existents per a tots els algorismes de CM. No es sacrifica rendiment a canvi de seguretat, ja que els nivells de seguretat més elevats de CM admeten acceleracions més grans. Els resultats mostren acceleracions de fins a 55,2x, 3,3x i 8,7x per als algorismes CM de generació, encapsulació i descapsulació de claus, en comparació a una implementació escalar purament de software. Aquest enfocament proporciona una velocitat considerable fins i tot si es compara amb codi manualment vectoritzat, obtenint una acceleració de 2,3x, 0,5x i 0,1x per a cadascun dels algorismes CM, respectivament. El disseny és molt portable, i es pot implementar en plataformes heterogènies CPU+FPGA actuals.
Referències:
[1] HLS-Based HW/SW Co-Design of the Post-Quantum Classic McEliece Cryptosystem. Vatistas Kostalampros, Jordi Ribes-González, Oriol Farràs, Miquel Moretó and Carles Hernández. FPL 2021 https://cfaed.tu-dresden.de/fpl2021/program.
[2] National Institute of Standards and Technology, Information Technology Laboratory, Computer Security Resource Center. Post-Quantum Cryptography, Round 3 Submissions. 2020. https://csrc.nist.gov/projects/post-quantum-cryptography/round-3-submissions.