Entregables

ID	TÍTULO	ESTADO
E1.1	Documento del diseño inicial del procesador y de las interfaces entre los diferentes componentes (jerarquía de memoria, core y aceleradores)	Descarga
E1.2	Documento final del diseño del procesador	Descarga
E2.1	Análisis de los esquemas criptográficos post-cuánticos	Documento interno
E2.2	Análisis de los esquemas criptográficos post-cuánticos. Extensiones RISC-V para virtualización y aceleración de los esquemas post-cuánticos	Documento interno
E2.3	Análisis ataques de canal lateral	Documento interno
E2.4	Análisis de los esquemas criptográficos post-cuánticos (segunda versión). Extensiones RISC-V para la virtualización y aceleración de los esquemas	Documento interno
E3.1	Informe sobre el rendimiento de las aplicaciones y pipelines de análisis en sistemas de computación	Descargar
E3.2	Desarrollo de un simulador de la arquitectura	Descarga
E3.3	Informe del rendimiento del diseño final y adaptación pipelines a nuevas arquitecturas	Descarga
E4.1	Requisitos del software de automoción	Descargar
E4.2	Especificación, diseño e implementación del acelerador de automoción	Documento interno
E4.3	Implementación final y evaluación del diseño final del acelerador de automoción	Documento interno
E5.1	Informe sobre la tecnología objetivo	Descargar
E5.2	Calendario revisable de previsión de runs	Documento interno
E5.3	Informe final de participación en cada run	Descarga
E5.4	Informe del desarrollo de la plataforma de test i la caracterización de los chips procesadores	Descarga
E6.1	Plan de difusión	Descargar
E6.2	Plan de explotación	Documento interno
E6.3	Primer informe de seguimiento de difusión y explotación	Descarga
E6.4	Segundo informe de seguimiento de difusión y explotación	Descarga
E6.5	Tercer informe de seguimiento de difusión y explotación	Descarga